شکل ۳-۲ سمبل p-n varactor و مدل ساده شده ی آن
۳-۳- ساختارهای Varactor با بهره گرفتن از ترانزیستورهای MOS
ساختارهای متفاوتی جهت طراحی Varactor ها با ترانزیستورهای MOS وجود دارد به طوریکه بتوان به ضریب کیفیت مناسبی رسید[۱۷].
اولین ساختار مورد مطالعه‏،‏ساختار D-S-Bمی‏باشد. طبق شکل ۳-۳- الف‏،‏این ساختار از یک ترانزیستور PMOS که در آن درین و سورس و bulk به هم وصل شده‏اند و یک نود خازن را تشکیل می‏دهند و نیز نود دیگر که همان وصل به گیت می‏باشد،‏تشکیل شده است. با توجه به اینکه این ساختار در هر سه ناحیه معکوس ، کاهشی و افزایشیمی تواند کار کند‏،‏طبق شکل ۳-۳- ب ‏،‏ خازن به دست آمده به صورت غیر یکنواخت تغییر خواهد کرد. خازن ماکزیمم به دست آمده در ناحیه غیر معکوس، با C_ox تخمین زده می‏شود که برابر است با :
(۳-۳)
که در پروسه ی m? ۰٫۱۸، مقدار ضخامت اکسید گیت می‏باشد. به علت این تغییر غیر یکنواخت‏،‏از این مدل استفاده نخواهیم کرد.

(ب) (الف)
شکل ۳-۳ (الف) ساختار D=S=B (ب) نمودارC-V ساختار D=S=B
دومین ساختار مورد مطالعه که در شکل ۳-۴- الف نشان داده شده است‏،‏ساختار افزایشی یاAMOS (accumulation-mode MOS) می‏باشد‏. در این ساختار برخلاف PMOS معمولی، نواحی p+ درین و سورس با n+ جایگزین شده‏اند‏. ‏این عمل سبب می‏شود که از نفوذ حفره‏ها به کانال جلوگیری شده و از معکوس شدن جلوگیری شود. به علت اینکه این مدل تنها در دو ناحیه‏ی کاهشی و افزایشی کار می‏کند، طبق شکل۳-۴- ب، دارای منحنی خروجی یکنواخت خواهد بود. ولی به علت اینکه این مدل رفتار یک ترانزیستور معمولی MOS را ندارد‏، رفتار فیزیکی آن دقیقا قابل برآورد نبوده و لذا مورد استفاده واقع نخواهد شد.

(ب) (الف)
شکل ۳-۴ (الف) ساختار حالت افزایشی (ب) نمودارC-V ساختار حالت افزایشی
سومین مدل‏،‏استفاده از IMOS (inversion mode MOS) می‏باشد که در شکل ۳-۵-الف نشان داده شده است. در این مدل که همانند یک MOS می‏باشد‏،‏درین و سورس به هم وصل شده، یک نود و گیت ترانزیستور نود دیگر را تشکیل می‏دهند.‏ همچنین bulk به ولتاژ V_dd وصل می‏شود. با توجه به اینکه قسمت n-well به بالاترین ولتاژ یا حداقل ولتاژی برابر ولتاژ گیت وصل می‏شود، بنابراین، این مدل فقط در حالت معکوس کار خواهد کرد. منحنی یکنواخت این مدل در شکل۳-۵- ب نشان داده شده است. همچنین با توجه به اینکه n-well به V_dd وصل بوده و به ولتاژ tune وصل نخواهد بود،‏در نتیجه، در این مدل‏،‏ترانزیستور نسبت به حالت latch-up، کمتر آسیب پذیر خواهد بود‏. بنابراین، در این پایان نامه از این مدل استفاده خواهیمکرد.

(( اینجا فقط تکه ای از متن درج شده است. برای خرید متن کامل فایل پایان نامه با فرمت ورد می توانید به سایت feko.ir مراجعه نمایید و کلمه کلیدی مورد نظرتان را جستجو نمایید. ))

(ب) (الف)
شکل ۳-۵ (الف) ساختار I-MOS (ب) نمودارC-V ساختار I-MOS
۳-۴- طراحی Varactor استفاده شده
ابتدا در این قسمت به طراحی Varactor ساخته شده در حالت IMOS بصورت single می‏پردازیم و در نهایت حالت تفاضلی این مدل را مطرح و بررسی خواهیم کرد.
با توجه به اینکه مدار کل پیشنهادی در فرکانس ۴GHz باید طراحی گردد‏،‏با فرض L=4nHو با توجه به رابطه (۲-۱۴) ، به محاسبه ی میزان خازن شبکه ی LC می‎پردازیم :
(۳- ۴)
برای طراحی Varactor در حالت single‏،‏مطابق شکل ۳-۶- الف، خازن Varactor از دو ترانزیستور PMOS سری شده ساخته می‏شود که معادل شکل ۳-۶- ب می‏باشد. با توجه به رابطه‏ی (۲-۱۳) ، می‏توان کل خازن مدار سلفی-خازنی را برابر مقدار زیر در نظر گرفت :

(ب) (الف)
شکل ۳-۶ (الف) اتصال سری varactor ها (ب) علامت اتصال سری varactor ها
با توجه به طراحی اسیلاتور انجام شده‏،‏مقدار خازن پارازیتیک در حد ?.?pF خواهد بود.بنابراین ، طبق روابط (۴-۳) و (۵-۳) و مقدار خازن پارازیتیک ،مقدار C_varactor برابر?.???pF باید درنظرگرفته شود.
با توجه به رابطه (۳-۳)و مقادیر ،،در پروسه یm ? ۰٫۱۸،خواهیم داشت :
بنابراین مقدار اندازه ی هر کدام از ترانزیستورهای شکل ۳-۶-الف ، برابر به دست می آیند. هر کدام از این ترانزیستورهای pmos سری شده را مطابق شکل ۳-۷ ، از ? ترانزیستور موازی شده با تعداد انگشتی هرکدام ?? عدد و با اندازه یw=?µm ساخته شده ایم. برای تست کردن مقادیر خازن ، مطابق شکل‏،‏ولتاژ dc مشترک ?.?v با ورودی سینوسی با دامنه‏ی ??mv و فرکانس ?GH به دو طرف مدار اعمال می کنیم. شکل ۳-۸، مشخصه C-V خازن varactor طراحی شده در حالت singleرا نشان می‏دهد.

شکل ۳-۷ خازن varactor طراحی شده در حالت single به همراه مدار آزمایش
شکل ۳-۸ مشخصه C-V خازن varactor طراحی شده در حالت single
همانطور که در شکل ۳-۸ دیده می‏شود‏،‏تغییرات مقادیر خازن در بازه‏ی بسیار کوچکی از ولتاژ tune بوده ودر نتیجه، رنج تغییراتفرکانس سیگنال های خروجی‏کمترخواهد بود. بنابراین، برای افزایش محدود‏ه ی ولتاژ tuneو در نتیجه ، افزایش رنج تغییراتفرکانس سیگنال های خروجی از حالت تفاضلیVaractorهامطابق شکل ۳-۹ استفادهمی‏کنیم. همچنین یکی دیگر از مهم ترین مزایای استفاده از ساختار تفاضلی، کاهش قابل توجه اعوجاج در ساختار Varactorها می باشد.
در این حالت، مطابق شکل ۳-۹، در قسمت PMOS، هرکدام از ترانزیستورها‏،‏دارای طول و عرضL=?.??µm وw_p=???µm خواهند بود. مطابق شکل‏،‏هرکدام از ترانزیستورهای PMOS،‏از دو ترانزیستور موازی با اندازه‏ی w=5µm و تعداد انگشتی N=20 ساخته شده‏اند. همچنین با توجه به اینکه می‎باشد،هرکدام از ترانزیستورهای NMOS سری شده دارای w=100µm هستند. بنابراین، هرکدام از این ترانزیستورهای NMOS، از دو ترانزیستور موازی با اندازه w=5µm و تعداد انگشتی N=10 ساخته می شوند.
مشخصه C-V خازن varactor طراحی شده در حالت تفاضلی، مطابق شکل ۳-۱۰ می‏باشد. همان طور که دیده می شود رنج تغییرات ولتاژ tune و در نتیجه ، رنج تغییراتفرکانس سیگنال های خروجیافزایش خواهد یافت. مطابق شکل‏،‏مقادیر به ترتیب برابر و می‏باشند.بنابراین طبق رابطه (۳-۵) و با توجه به اینکه مقدار خازن پارازیتیک در حد ?.?pFمی باشد، حدودا بین مقادیر وتغییر خواهد کرد.
در نتیجه، مطابق رابطه (۳-۴)، مقادیرf_min و f_max برابر خواهند بود.بنابراین طبق رابطه زیر مقدار رنجtuning فرکانس خروجی، حدودا برابر .?۱۲% خواهد بود :
(۶-۳)

شکل ۳-۹ خازن varactor طراحی شده در حالت تفاضلی
شکل ۳-۱۰ مشخصه C-V خازن varactor طراحی شده در حالت تفاضلی
شکل Layout ساختار خازن varactor طراحی شده در حالت تفاضلی، مطابق شکل ۳-۱۱ می‏باشد. همچنین، مشخصه C-V مربوطه بعد از extract شدن، مطابق شکل ۳-۱۲ می‏باشد.
شکل ۳-۱۱ Layoutخازن varactor طراحی شده در حالت تفاضلی
شکل ۳-۱۲ مشخصه C-V خازن varactor در حالت تفاضلیبعد از extract شدن
برای تعیین ضریب کیفیت‏،‏به محاسبه ی مقاومت سریخازنها می‏پردازیم. طبق رابطه‏ی زیر‏،‏R_s برابر است با [۱۸] :
(۷-۳)
که R_ch مقاومت معادل کانال معکوس شده و R_poly مقاومت معادل contactهای اعمال شده به پلی سیلیکان است؛ N نیز نشان‏دهنده‏ی تعداد انگشتی است.R_ch از رابطه‏ی زیر به دست می‏آید‏[۱۹] :
(۸-۳)
برای قسمت PMOS با و Vth=?.?? v و ، R_chحدودا برابر Ω?????خواهد بود.بنابراین می‏توان در رابطه )۳-۵ (ازR_poly صرف نظر کرد. با توجه به ,L=?.??µm w=?µmوN=??، R_sبرابر ?.?Ωبه دست می‏آیدکه در حالت سری دو مقاومت،?.?Ωخواهد شد.
همچنین در طرف NMOS،‏با توجه به، R_ch حدودا برابر ?.??kΩ خواهد بود. با توجه به N=?? , L=?.??µm , w=?µm، R_s برابر ?.??Ω به دست می‏آیدکه در حالت معادل سری دو مقاومت،?.??Ωخواهد شد.
در این حالت برای دو شاخه موازی، مقاومت معادل برابر R=1.??Ω خواهد بود.
در حالت کلی، ضریب کیفیت یک شاخه RC سری برابر است با :
(۹-۳)
با توجه به اندازه ی درمحدوده ی بین مقادیر وو فرکانس نوسان به دست آمده در محدوده ی ‏،‏Qحدودا بین مقادیر ??.و?? خواهد بود که نشان دهنده‏ی بالا بودن ضریب کیفیت varactorها می‏باشد.